2016年12月18日日曜日

【にわかAVマニアの歪率】 Ucd方式D級アンプを改善する(2)

なんとなく連載形式になってきたD級アンプ回路設計についての続報です.

この記事は12/10に一度upしたのですが、いろいろと誤記があり大幅改訂の上で再公開します.

-----
Ucd方式D級アンプのあまり良くないひずみ率(THD)をSPICE simで改善する取り組みをしばらく続けてきて、市販ICを利用した回路ですとここらで限界かなぁと思っています.
入力音声信号1kHz:20mV  ->  THD:0.00355%
入力音声信号1kHz:40mV  ->  THD:0.00123%
入力音声信号1kHz:80mV  ->  THD:0.00080%
入力音声信号1kHz:1V    ->  THD:0.00053%
入力音声信号1kHz:2V    ->  THD:0.00303%
最初は0.1%とかだったのでここまで改善するのには時間と努力を要しました.

何をやったのかは以下に記しますが、方針を一言でいうならば、
スイッチング波形のシグナルインテグリティへのこだわり
これが重要ポイントでした.
従来のスイッチング回路の応用先は、デジタル回路、電源回路でほとんどを占めます.それらに求められるシグナルインテグリティと、D級アンプに求められるシグナルインテグリティはかなり異なります.
デジタル回路や電源回路においては、TriseとTfallの非対称性はあまりケアしなくてOKです.
ところがD級アンプの場合は当たり前の事ですがTrise≠TfallだとTHDの悪化を招きます.
そういう、スイッチング回路なんだけど、アナログ信号的美的感覚に支配されたスイッチング回路でなければならないという、ある意味で初心に還ったところに解がありました.

simulationでTHDに拘ったとしても、実機で音を出してナンボなのがオーディオではありますが、まずはsimでTHDを抑圧するぐらいは出来てなくちゃ聴感試験以前に失格だろうと思いますので、そういう段階の取り組みということでご理解ください.

なるべく、こういう回路だとダメだった、という話題をたくさん載せようと思います.

-----
↓Ucd方式回路のTHD改善版の回路図です.(クリックで拡大)
ICはLinearTecのを使ったので、LTSpiceをinstallすれば最初から入っています.FETはどうだったか忘れた.この回路のsimで冒頭に記したTHDを得ました.LTSPICEの回路図ファイルはこちらからDLできます.(何故かchromeにウイルス認定されてしまいます.explorerならDLできました)
R16 4Ωがスピーカの代わりです.

回路の説明です.
①コンパレータ    LTC6754
コンパレータICにはいろいろな品種がありますが、高速、差動出力、ヒステリシスが無い、の点でLTC6754がGOODでした.とりわけヒステリシスが無いことは重要です.オーディオ信号を扱うのにヒステリシスが在ったらTHDが悪化するのは明らかですから.

②ディレイライン
CRで波形を鈍らせているだけです.これが無いと自励発振周波数が高くなりすぎます.この回路ですと、自励発振周波数=3MHzになります.実機で3MHzで本当にスイッチングできるのかなという不安は感じますがねw

③レベルシフト
コンパレータLTC6754の出力振幅は1Vぐらいです.
一方でFETドライバのLTC4446は-30~-25Vで振れるデジタル信号を受け入れます.
LT1818は、6Vppぐらいまで増幅するのと、Trise/Tfallを短縮する役割です.
約30Vの電圧シフトをツェナーDで得ています.

④FETドライバ   LTC4446
いろいろなFETドライバを試みましたが、LTC4446がGOODでした.その理由はデッドタイム=0であることです.FETを効率よく駆動するにはデッドタイムは必須ですが、THD改善のためにはデッドタイムの存在は良い結果を与えませんでした.

①~④共通
なるべく差動回路であるべし、という設計にしました.

⑤FETゲート波形整形
ゲートのチャージを速やかに放電させる役割です.

⑥スナバ回路

⑦出力フィルタ   470uH+0.1uF
THDを改善する方向で定数を変えたところ、巨大L+小Cで良化します.これには理由がありますので後述します.

⑧フィードバック抵抗
多くのD級アンプはPWMをfeedbackします.しかしUcd方式のD級アンプはLPFの後段=アナログ信号をfeedbackします.ここでは0.38Ωで「PWM電流」を検出しています.これはヤマハの特許です.
入力音声信号=20mVのとき、0.38Ωに生じる電圧波形はこんなになっています.音声信号に3MHzの三角波が重畳されています.
←1kHz 20mV
←太さの拡大=3MHzの三角波

↓入力音声信号2Vのとき、PWM(±30V)とスピーカー出力の電圧(±24V)はこのような関係になるように設定しています.要するに、フルスケール入力2Vで、フルスケール出力24Vのセッティングです.電力的には、72Wのパワーアンプという計算になろうかと思います.
24Vop=17Vrms  →  P=VxV÷R = 72W  @4Ω
↓入力音声信号1Vのとき(THD=0.00053%)のスピーカ電圧スペクトラム.ちょっと高調波が目立ちます.

-----
試行錯誤の経緯を以下に書きます.

【FETドライバ】
D級アンプのための着目点は、
1) デッドタイムは無いほうがTHDが良い傾向
2) どのICも入力はシュミットになっているので、入力パルスのTrise/Tfallをなるべく高速にして、かつ振幅もなるべく大きくして、ヒステリシスの影響をなるべく排除するのが吉
3) ハイサイドとローサイドの入力が別々なICの方が精神衛生上良い

LTC4446    デッドタイムが無いのでTHDが少なくてGOODだった.採用!

LTC4444    4446と兄弟だが、デッドタイムが20nsぐらい強制挿入される.このデッドタイムが左右対称でないらしく、2次歪が増えたのかな、THDが悪かった.

IR2011     THDはまぁまぁだが、LTC4446には負け越し

IRS20954    デッドタイム=0に出来ない仕様.THDはあまりよくない

ディスクリート      スピードが遅いため、THDは悪化しました


【コンパレータ】
着眼点は、
1) ヒステリシス=0にできることが最重要
2) 小信号応答が良いこと (=高感度)
3) 差動出力であるべき
4) 周波数応答はなるべく高いほうがTrise/Tfallが短くてよい

LTC6754    ヒステリシス=0で使える.欠点は出力振幅が1Vppぐらいしかないところ.採用!

LTC6363    ヒステリシスの無いものを、という願望でオペアンプを使ってみたが、スルーレートが遅くて使えなかった

LT1011     ヒステリシス=0に出来るのだが、シングル出力のオープンコレクタというのはどうにもイカンので不採用

LT1394     スルーレートがあまりにも遅い

LT1016     速度には不満は無いのだが、ヒステリシスがあるのでダメ

ディスクリート    下記のような差動コンパレータの派生回路のことだが、Trise/Tfallの対称性については申し分ないし、ヒステリシスもゼロではあるのだが、入力振幅を巨大にしないとTrise/Tfallを短くできない.ゆえに使いづらい.不採用.

【レベルシフタ】
コンパレータの出力電圧を、増幅&電圧変換して-30Vベースの5Vppに変換する役割.

↓トランジスタを使ったこのような回路が例えば考えられます.
↓これのコレクタ電圧波形は、Trise/Tfallに非対称性が少しあり、オーバーシュートにも上下差があります.こういう微妙なオーダーのシグナルインテグリティを通常のスイッチング回路ではケアしませんが、D級アンプのTHDをチューンする際にはケアが必要です.
↓最終的にこのような回路にしました.高速オペアンプLT1818でTrise/Tfallを短くなるよう波形整形し、レベルシフトはツェナーダイオードで行う.レベルシフトを受動素子で行うのは良好な結果を得られる場合が多いので好きです.
↓この回路での波形はこのように美しい.D級アンプではこういうこだわりが必要と思います.

【GaN FET】
GaNのFETとは心ときめきます.GaNの音って聞いてみたいよね.だがsimによるとGaNだとリンギングが増大し、THDに悪影響があります.リンギング防止が必要です.後日レポートできるかもしれません.

【電源電圧】
現状のsimでは±30Vにしてありますが、D級アンプの場合は、電源電圧が高いことがオープンループゲインの高さに相当するとわたしは思っていて、ゆえに±60Vだとかいう触るとピリピリする高電圧でsimを試みる余地はまだあると思っています.過去のsimで高電源電圧の方がTHDが良かったという感触は得ているが、詳細は追求はしてません.

【スピーカーインピーダンス】
4Ωで検討しているが、8Ωとか16Ωでの検討はまだ一切やっていません.鬼が出るか蛇が出るか?

-----
THDのレベル依存性について

冒頭で述べたとおり、THDにレベル依存性があります.これは嬉しくない.
 入力音声信号:20mV  ->  THD:0.003550%    △
 入力音声信号:40mV  ->  THD:0.001228%
 入力音声信号:80mV  ->  THD:0.000802%    ○
 入力音声信号:1V    ->  THD:0.000529%    ◎
 入力音声信号:2V    ->  THD:0.003026%    △

これはつまり、小信号=PWM変調度小=THD悪い、大信号=PWM変調度大=THD悪い、という結果を示しています.

大信号THDの改善は容易です.FET電源電圧を高くすればOKです.所望のスピーカー駆動電圧を得るために、さほど大きくないPWM変調度で済ますには、FET電源電圧を大きくすればよいからです.

問題は小信号時のTHD悪化です.これは直すのが難しい.考えられる原因は、、、
 ・コンパレータの小振幅応答が悪い
 ・小信号=PWM変調度僅少=FETドライバの入力シュミットの悪影響を受けやすい
 ・小信号=PWM変調度僅少=FETのスイッチングノイズの悪影響を受けやすい
これらを仮定して検討しましたが、決定的な原因究明までは出来ていません.

シュミットが怪しい気がするので、ディスクリート回路でsimってみたけど、LTC4446で得られるTHDを超えられませんでした.FETゲートの充放電スピードは専用ICに軍配が上がります.ただ、最終的には、激高速なディスクリートFETドライバを設計するとモアベターだと思います.

-----
出力LPFの定数について

今回の回路におけるLPFは、①470uH+0.1uFにしてあります.これを②47uH+1uFにしないのはなぜか? それはTHDの観点で理由があるんです. (4Ωはスピーカ)
推論1: Ucd方式におけるfeedback信号は本来、SPK電流波形であるのが好ましい.そのように考えると、③の回路を採用したくなる.だがLPFを形成するためにはCを追加したいので③は採用せず、①②の回路に落ち着くのが通常と考えられる.

推論2: Ucd方式におけるfeedback信号は三角波であるのが好ましい.PWMから三角波を作るには、Lの電流波形でOKだ.(Lの電流がどうして三角波になるのかは読者が自分で勉強してね)
ところが、①②の回路におけるLの電流=スピーカ電流でないのは明らかである.なぜなら、L電流の一部がCに分流するからだ.すなわち、本来はSPK電流波形をfeedbackしたいのだが、やむを得ずL電流波形をfeedbackするのである.

推論3: やむを得ずL電流波形を採用するとしたら、①と②のどちらがよりスピーカ電流波形に近いだろうか? それは①である.なぜなら、Cが小さいのでCに分流する電流が少ないからだ.

巨大L+小CというコンフィギュレーションがTHDを改善するというsim結果を説明するために、推論1~3が正しいと思っています.

現実の回路設計では、470uHという比較的巨大なLでかつ大電流を流せるパーツを調達するのには少々てこずるかもしれません.トロイダルコアを巻き巻きすれば出来るかもしれません.



かしこ

5 件のコメント:

  1. こんにちは。国内でUcD方式の改良を試みている方がいてびっくりしました。改良内容について大変興味深く読ませていただきました。すごいですね。
    うちの元記事からもリンクを貼らせていただきましたので報告しておきたいと思います。

    ご存知かと思いますがデッドタイムは現実のFETだとタイミング誤差でショート&破損する可能性があるので、実際に組み立てる際には最低限の余裕を持ったデッドタイムは必要になると思われます。

    また現実世界ではスイッチング電流で周囲の電位は揺さぶられるので、そのような漏洩微小ノイズの影響もコンパレータが拾ってしまいます。なので実際に少振幅のアナログ信号をノイズレスでコンパレータへ入力することは基板設計上なかなか難しいと思われます。

    なのでコンパレータはディスクリートにして許容入力振幅は可能な限り大きく取って、その前段にアナログアンプを配置し事前に信号振幅を大きくしておく仕組みが有効になるように思います。実際に本家Hypexの実装ではそのような二段増幅になっています。

    とはいえこれは私個人の意見なので、まったく別の方法で高性能化を達成できたとしたら、それはとても大きな成果だと思います。

    今後の記事の更新、楽しみにしています。

    返信削除
    返信
    1. 有意味なご指摘、大変ありがとうございます.

      D級回路をいろいろとsimってみて次のように思いました.

      いわゆるオペアンプ的なNFB回路は、1950年ごろから真空管で考察が始まったものと理解しており、かれこれ70年の歴史が積み重ねっています.一方でD級回路は歴史が浅く、どこに着眼するのがモアベターなのかがまだ煮つまってないなと.

      ご指摘ポイントの一つの、D級回路の肝であるコンパレータの安定動作がパワーFETのSW電流で妨害されるのもまさしくそういった煮つまり不足の一つだと思われ.多くの関係者による様々な試行錯誤を経て、妥当なD級回路方式が決まるまでには幾年月もかかるんじゃないかなと思いました.

      削除
    2. yohine殿のサイトを拝見してみたく思いました.差し支えなければURLを貼り付けていただきたく思います.それでは.

      削除
  2. 当方のサイトは名前をクリックすると行けます。最初のUcD記事からリンクを張っていただいたところと同じです。

    D級アンプはまだまだ発展途上でしょうね。究極的な特性ではアナログアンプにはかなわないのですが、消費電力を小さく小型化出来るという点ではこれからの時代にマッチした技術でしょう。これから効率を維持したままアナログにどこまで近づけるかが最大の課題となるかと思います。

    まずは特許が失効してからの話ですが、基本的な原理はUcD方式が今後の主流になるかと思います。数学的解析をみてももっともシンプルかつ高特性で無駄がないように見えます。まるでアナログオペアンプの基本になった差動増幅型の回路と同じように今後の重要な基礎となると思います。

    もちろんこれが究極ということではなくUcDの原理を元に各社の改善と発展が行われていくという意味です。そのうちICE-PowerのようにIC化されてどこでも使われるような時代が来ると思います。

    返信削除
    返信
    1. えぇぇっ、、、「イノセントキー」さんだったとは、びっくりです.
      わたしがUcd方式を知ったのはそもそも貴サイトでありまして、何度も参考にさせていただいた御本尊みたいなものでした.いやはや光栄に存じます.
      今後もお世話になるものと思います.よろしくお願いいたします.

      削除