【回路】デジタルポテンショの分解能upできないの？

回路の話題です．

もうすぐGWです．GWは回路を作りましょう．引き籠って毎日２０時間回路を作るのです．

かれこれ１年ぐらい考え続けたけど解がない件があります．

デジタルポテンショメータという部品があります．

秋月でもこんなのを売ってます．

原理は簡単で、128個の抵抗ラダーをアナログSWで切り替えて可変抵抗と成すもの．

この抵抗ラダーを６５０００段ほどにした物を欲しいんです．すなわち16bit分解能．

16bit DACの内部回路としては別に珍しくないけど、剥き出しの抵抗ラダーを欲しい．

理由とか事情は秘密．

ところがそんな酔狂なICは無いんです．あっても２５６段（8bit）まで．

だったら、２５６段を２個使ってtotal 16bitにすりゃいいじゃん．

はいはい、その通りですね．１年ほど前に作ってみました．

プラン１：誰もが思いつく２パラ

excelでsimulationするだに分解能が不均一で不満ありまくりで廃案．

プラン２：ならば２ヶシリアル接続でどうよ？

これも分解能が不均一なのでsimだけで廃案なり．

プラン３：２ヶシリアルを均一分解能にするこんなの　→作ったけど廃案

・単調増加性がノコギリ状になってしまってイマイチ

・D-POT(B)界隈がuVオーダーになるのでopampのDC offsetケアがも～たいへん

そんなわけでチクショーと思いつつ時は流れ、、、しかしまだ諦められません．

net検索したらアナデバのAN- 582のタイトルが、

　「複数のデバイスによるデジタル・ポテンショメータの分解能の向上」

というモロ当たりなもので、

アナデバさんならわたしのお悩みを解決してくれるんじゃないかと期待して読みました．

↓こういう回路が提示されています．

う～ん、これも単調増加性が破綻するだろうな．

なぜかというと、D1とD2が完璧にトラッキングして動く保証なんかないから．

残念なケースだとD1<D2になっちゃう事すら想定される．

というわけでわたしは名案を思いつきません．

てか、アナデバですら苦心してるんだから、単調増加、均一分解能 を担保したプランは無いのかもしれません．

えいめん