STM32 USART その後の問題について Slave→Master

４月にSTM32のUSARTでCPU間通信を実験しました．　→こちら

こんな条件で無問題でした．

・別CPU間の伝送　Master→Slave

・USART clockは1MHzと2MHzで速度テスト

・1000BYTEのブロック転送

プリント基板もUSARTを使う前提で作り、火入れしているところです．

がっ、とある問題でボツリヌス菌になってしまいました～

問題とは、Slave→Master通信がうまくいきません！　参ったねこれは．

問題はUSARTのclkにあります．

USART busにclkを出力するのはmasterの役割です．slaveはmasterが出力したclkを使います．

STM32のUSART peripheralの場合、このどちらだと思いますか？

　１）clkは常時出ている

　２）clkはmasterが出力したときだけ出る

なんと２なんですねぇ・・・

したがって、Slaveが出力したいときに合わせてclkをMasterが供給してくれるという予知能力の問題にハマって脱出不能になる．こりゃヤバいですぞ．

USBみたく、MasterがSlaveの出力を完全に制御するようなやり取りならまだ脱出路があるとは思うんですけれど、USARTを使うからにはそういう作法に捉われたくないからUSARTを使うので、いつか判らないSlaveの出力を予測してMasterがclkを出力するなんてゆう仕組みは超能力です．

う～ん、かなりボツだなこりゃ．全２重とは言い難いぞUSART．

ーーーー

そもそも、なんでUSARTを使うのか？　なんでUARTじゃないのか？

USARTはclkを使う同期伝送です．

UARTはclkを使わない非同期の調歩同期伝送です．UARTの方が簡単です．

でも、UARTの場合は２つのCPUのclk周波数のズレが甚だしいと調歩同期に失敗してエラーするリスクがあります．まして、baud rateを1Mbpsぐらいで使いたいのでかなりシビアではないかと危惧しました．それでUSARTにしました．

しかしUSARTにはSlave→Masterの向きの伝送がキモいという問題があると今日判りました．

なおUSARTを使うのは初めてです．

あとSPI使わないのという疑問ある？

SPIとI2Cもバスレベルでかるーくhandshakeっぽいじゃん。DMA中にコネクタ引っこ抜かれるとwatchdogのお世話になるレベルでhangupするのが嫌なんだわ。DMAにもtimeoutがあればいいんだけど。

ーーーー

対策案：

１）USARTをMaster→Slaveのみで使い、かつSlave→MaserはUARTを使う．Slave→Masterは9600bpsでも構わない．配線数は増える．

２）１つの源発振clkを全てのCPUに分配する．UARTを全二重で使う．USARTは使わない．clk配線は増える．

３）各CPU clkをXTALにする．UARTを全二重で使う．USARTは使わない．（最初にボツにした案）

３を最初にボツにした理由は、

・XTALを乗せるのが面倒くさい

・異clk間伝送なので完璧ではない

・XTALの精度がどれだけ？という問題を永久に引き摺るのが嫌

だけどこれから３を試します．

XTALは50ppmのものを用意しました．

ちなみにですね、、、STM32のUARTのbaudrate generatorは、整数分の１で割り切れないケースでは、1/(N-1)、1/N、1/(N+1)のバタバタ切替方式で小数分の１を実現するらしいです．registerでその機能をkillできるらしいです．また厄介な．

かしこ