なんとなく連載形式になってきたＤ級アンプ回路設計についての続報です．
この記事は12/10に一度upしたのですが、いろいろと誤記があり大幅改訂の上で再公開します．
-----
Ucd方式Ｄ級アンプのあまり良くないひずみ率（THD）をSPICE simで改善する取り組みをしばらく続けてきて、市販ICを利用した回路ですとここらで限界かなぁと思っています．
入力音声信号1kHz：20mV -> THD：0.00355%
入力音声信号1kHz：40mV -> THD：0.00123%
入力音声信号1kHz：80mV -> THD：0.00080%
入力音声信号1kHz：1V -> THD：0.00053%
入力音声信号1kHz：2V -> THD：0.00303%
最初は０．１％とかだったのでここまで改善するのには時間と努力を要しました．
何をやったのかは以下に記しますが、方針を一言でいうならば、
スイッチング波形のシグナルインテグリティへのこだわり
これが重要ポイントでした．
従来のスイッチング回路の応用先は、デジタル回路、電源回路でほとんどを占めます．それらに求められるシグナルインテグリティと、Ｄ級アンプに求められるシグナルインテグリティはかなり異なります．
デジタル回路や電源回路においては、TriseとTfallの非対称性はあまりケアしなくてOKです．
ところがＤ級アンプの場合は当たり前の事ですがTrise≠TfallだとTHDの悪化を招きます．
そういう、スイッチング回路なんだけど、アナログ信号的美的感覚に支配されたスイッチング回路でなければならないという、ある意味で初心に還ったところに解がありました．
simulationでTHDに拘ったとしても、実機で音を出してナンボなのがオーディオではありますが、まずはsimでTHDを抑圧するぐらいは出来てなくちゃ聴感試験以前に失格だろうと思いますので、そういう段階の取り組みということでご理解ください．
なるべく、こういう回路だとダメだった、という話題をたくさん載せようと思います．
-----
↓Ucd方式回路のTHD改善版の回路図です．（クリックで拡大）
ICはLinearTecのを使ったので、LTSpiceをinstallすれば最初から入っています．FETはどうだったか忘れた．この回路のsimで冒頭に記したTHDを得ました．LTSPICEの
回路図ファイルはこちらからDLできます．（何故かchromeにウイルス認定されてしまいます．explorerならDLできました）
R16 ４Ωがスピーカの代わりです．
回路の説明です．
①コンパレータ LTC6754
コンパレータICにはいろいろな品種がありますが、高速、差動出力、ヒステリシスが無い、の点でLTC6754がGOODでした．とりわけヒステリシスが無いことは重要です．オーディオ信号を扱うのにヒステリシスが在ったらTHDが悪化するのは明らかですから．
②ディレイライン
CRで波形を鈍らせているだけです．これが無いと自励発振周波数が高くなりすぎます．この回路ですと、自励発振周波数＝3MHzになります．実機で3MHzで本当にスイッチングできるのかなという不安は感じますがねｗ
③レベルシフト
コンパレータLTC6754の出力振幅は１Vぐらいです．
一方でFETドライバのLTC4446は-30～-25Vで振れるデジタル信号を受け入れます．
LT1818は、6Vppぐらいまで増幅するのと、Trise/Tfallを短縮する役割です．
約３０Vの電圧シフトをツェナーＤで得ています．
④FETドライバ LTC4446
いろいろなFETドライバを試みましたが、LTC4446がGOODでした．その理由はデッドタイム＝０であることです．FETを効率よく駆動するにはデッドタイムは必須ですが、THD改善のためにはデッドタイムの存在は良い結果を与えませんでした．
①～④共通
なるべく差動回路であるべし、という設計にしました．
⑤FETゲート波形整形
ゲートのチャージを速やかに放電させる役割です．
⑥スナバ回路
⑦出力フィルタ 470uH＋0.1uF
THDを改善する方向で定数を変えたところ、巨大Ｌ＋小Ｃで良化します．これには理由がありますので後述します．
⑧フィードバック抵抗
多くのD級アンプはPWMをfeedbackします．しかしUcd方式のD級アンプはLPFの後段＝アナログ信号をfeedbackします．ここでは０．３８Ωで「PWM電流」を検出しています．これはヤマハの特許です．
入力音声信号＝２０ｍVのとき、０．３８Ωに生じる電圧波形はこんなになっています．音声信号に３MHｚの三角波が重畳されています．
←１ｋＨｚ ２０ｍV
←太さの拡大＝３MHｚの三角波
↓入力音声信号２Vのとき、PWM（±３０V）とスピーカー出力の電圧（±２４V）はこのような関係になるように設定しています．要するに、フルスケール入力２Vで、フルスケール出力２４Vのセッティングです．電力的には、７２Wのパワーアンプという計算になろうかと思います．
２４Vop＝１７Vrms → Ｐ＝ＶｘＶ÷Ｒ ＝ ７２W ＠４Ω
↓入力音声信号１Vのとき（THD=0.00053%）のスピーカ電圧スペクトラム．ちょっと高調波が目立ちます．
-----
試行錯誤の経緯を以下に書きます．
【FETドライバ】
Ｄ級アンプのための着目点は、
１） デッドタイムは無いほうがTHDが良い傾向
２） どのICも入力はシュミットになっているので、入力パルスのTrise/Tfallをなるべく高速にして、かつ振幅もなるべく大きくして、ヒステリシスの影響をなるべく排除するのが吉
３） ハイサイドとローサイドの入力が別々なＩＣの方が精神衛生上良い
LTC4446 デッドタイムが無いのでTHDが少なくてGOODだった．採用！
LTC4444 4446と兄弟だが、デッドタイムが20nsぐらい強制挿入される．このデッドタイムが左右対称でないらしく、２次歪が増えたのかな、THDが悪かった．
IR2011 THDはまぁまぁだが、LTC4446には負け越し
【コンパレータ】
着眼点は、
１） ヒステリシス＝０にできることが最重要
２） 小信号応答が良いこと （＝高感度）
３） 差動出力であるべき
４） 周波数応答はなるべく高いほうがTrise/Tfallが短くてよい
LTC6754 ヒステリシス＝０で使える．欠点は出力振幅が1Vppぐらいしかないところ．採用！
LTC6363 ヒステリシスの無いものを、という願望でオペアンプを使ってみたが、スルーレートが遅くて使えなかった
LT1011 ヒステリシス＝０に出来るのだが、シングル出力のオープンコレクタというのはどうにもイカンので不採用
LT1016 速度には不満は無いのだが、ヒステリシスがあるのでダメ
ディスクリート 下記のような差動コンパレータの派生回路のことだが、Trise/Tfallの対称性については申し分ないし、ヒステリシスもゼロではあるのだが、入力振幅を巨大にしないとTrise/Tfallを短くできない．ゆえに使いづらい．不採用．
【レベルシフタ】
コンパレータの出力電圧を、増幅＆電圧変換して－３０Ｖベースの５Ｖppに変換する役割．
↓トランジスタを使ったこのような回路が例えば考えられます．
↓これのコレクタ電圧波形は、Trise/Tfallに非対称性が少しあり、オーバーシュートにも上下差があります．こういう微妙なオーダーのシグナルインテグリティを通常のスイッチング回路ではケアしませんが、Ｄ級アンプのTHDをチューンする際にはケアが必要です．
↓最終的にこのような回路にしました．高速オペアンプLT1818でTrise/Tfallを短くなるよう波形整形し、レベルシフトはツェナーダイオードで行う．レベルシフトを受動素子で行うのは良好な結果を得られる場合が多いので好きです．
↓この回路での波形はこのように美しい．Ｄ級アンプではこういうこだわりが必要と思います．
【GaN FET】
GaNのFETとは心ときめきます．GaNの音って聞いてみたいよね．だがsimによるとGaNだとリンギングが増大し、THDに悪影響があります．リンギング防止が必要です．後日レポートできるかもしれません．
【電源電圧】
現状のsimでは±３０Vにしてありますが、Ｄ級アンプの場合は、電源電圧が高いことがオープンループゲインの高さに相当するとわたしは思っていて、ゆえに±６０Ｖだとかいう触るとピリピリする高電圧でsimを試みる余地はまだあると思っています．過去のsimで高電源電圧の方がTHDが良かったという感触は得ているが、詳細は追求はしてません．
【スピーカーインピーダンス】
４Ωで検討しているが、８Ωとか１６Ωでの検討はまだ一切やっていません．鬼が出るか蛇が出るか？
-----
THDのレベル依存性について
冒頭で述べたとおり、THDにレベル依存性があります．これは嬉しくない．
入力音声信号：20mV -> THD：0.003550% △
入力音声信号：40mV -> THD：0.001228%
入力音声信号：80mV -> THD：0.000802% ○
入力音声信号：1V -> THD：0.000529% ◎
入力音声信号：2V -> THD：0.003026% △
これはつまり、小信号＝PWM変調度小＝THD悪い、大信号＝PWM変調度大＝THD悪い、という結果を示しています．
大信号THDの改善は容易です．FET電源電圧を高くすればOKです．所望のスピーカー駆動電圧を得るために、さほど大きくないPWM変調度で済ますには、FET電源電圧を大きくすればよいからです．
問題は小信号時のTHD悪化です．これは直すのが難しい．考えられる原因は、、、
・コンパレータの小振幅応答が悪い
・小信号＝PWM変調度僅少＝FETドライバの入力シュミットの悪影響を受けやすい
・小信号＝PWM変調度僅少＝FETのスイッチングノイズの悪影響を受けやすい
これらを仮定して検討しましたが、決定的な原因究明までは出来ていません．
シュミットが怪しい気がするので、ディスクリート回路でsimってみたけど、LTC4446で得られるTHDを超えられませんでした．FETゲートの充放電スピードは専用ICに軍配が上がります．ただ、最終的には、激高速なディスクリートFETドライバを設計するとモアベターだと思います．
-----
出力LPFの定数について
今回の回路におけるLPFは、①470uH+0.1uFにしてあります．これを②47uH+1uFにしないのはなぜか？ それはTHDの観点で理由があるんです． （４Ωはスピーカ）
推論１： Ucd方式におけるfeedback信号は本来、SPK電流波形であるのが好ましい．そのように考えると、③の回路を採用したくなる．だがLPFを形成するためにはCを追加したいので③は採用せず、①②の回路に落ち着くのが通常と考えられる．
推論２： Ucd方式におけるfeedback信号は三角波であるのが好ましい．PWMから三角波を作るには、Ｌの電流波形でOKだ．（Ｌの電流がどうして三角波になるのかは読者が自分で勉強してね）
ところが、①②の回路におけるＬの電流＝スピーカ電流でないのは明らかである．なぜなら、Ｌ電流の一部がＣに分流するからだ．すなわち、本来はSPK電流波形をfeedbackしたいのだが、やむを得ずL電流波形をfeedbackするのである．
推論３： やむを得ずL電流波形を採用するとしたら、①と②のどちらがよりスピーカ電流波形に近いだろうか？ それは①である．なぜなら、Ｃが小さいのでＣに分流する電流が少ないからだ．
巨大Ｌ＋小ＣというコンフィギュレーションがTHDを改善するというsim結果を説明するために、推論１～３が正しいと思っています．
現実の回路設計では、470uHという比較的巨大なＬでかつ大電流を流せるパーツを調達するのには少々てこずるかもしれません．トロイダルコアを巻き巻きすれば出来るかもしれません．
かしこ
