♪つれない思いが アナタにわかるの？♪
人生初、辻堂駅を訪れました．辻堂と鵠沼ってのは違うのか、、、どうもお脳の辺りが混乱している．湘南ですから駅前はサーファーとサザンで埋め尽くされています．神奈中バスも湘南仕様です（うそ）
↓空は快晴．線路沿いを歩くと、あまりにも遠い現場なので藤沢駅に辿り着いてしまうのではとの不安がつのります．
ーーーー
↓部材調達でロイヤルホームセンターに行くとき、東海道線の踏切を渡ると思いもよらずソニーの拠点にぶち当たりました．うぅっ、わたしは此処に来たことがある．これは湘南TECだ！
いまから30年近く前、わたしが30歳ごろでした．ここは半導体事業部の設計拠点で、ASICの用事でした．TEC間を運行する社内バスで移動したので辻堂駅や藤沢駅は使わずに訪れました．
当時のわたしはDDS3のASICを設計しました．初めてのASIC設計体験で、verilogもその時に学びました．
数個のengineering sampleが届いたのですが、IOセルの配線をミスっていて、3-state IOがoutputで固定されてしまっているという症状でした．レジスタ書き込みが出来ないので動きません．ガクブル、、、
通常はASICのマスクを作り直さないと修正できないのですが、IOセルの結線ミスという軽傷だったので「ピン立て」で直すことになりました．湘南TECでピン立て作業を見学しました．
ピン立てとは？
まず、硝酸か何かでパッケージを溶かしてシリコンダイを剥き出しにします．
シリコンダイを顕微鏡で観察し、ダイ表層のアルミ層を狙ってピンを立てて信号を外部へ取り出す．そういう類の回路修正を半導体事業部用語で「ピン立て」と呼んでいたみたいです．湘南TECの人が２個だけピン立て修正してくれて芝浦TECへ持ち帰りました．ちゃんと動きました．
たしか1996年の0.5umプロセスだったのでピン立てなんつう荒業が出来たのでしょう．現在の7nmプロセスでは如何にIOセルとはいえども無理じゃないでしょうか？
わたしが設計をしくじったASICはその後、アルミ層のマスクを改版するだけで復活しました．マスク全層変更にならなくて良かったです．ガクブル、、、
♪恋に恋してりゃ あいそも尽きてく♪
かしこ
デジタルICの経験ありませんので想像ですが，シミュレーション漏れですかね。アナログだと想像力の範囲でSpiceの入力波形を考えてシミュレーションしてましたが，想像力の限界を超えた現実の入力波形に袋叩きにあってました。苦しかったあ。あ，1µ超ルールでした。ピン立てって当時はできたんですね。知りませんでした。
返信削除＞シミュレーション漏れ
削除そうでした．IOセルの外側のテストベンチが、外側になってなかったとかそんなんでした．IOの中を直叩きしてたイミフなテストベンチにしちゃってた気がします．
ガクブル、、、
0.5umプロセスでもあの時は先端プロセスでした．１つ前は0.8um、もう１つ前は1.3umとかいう牧歌的な太さでした．
同じ部署でVDPを作っていた時はマスク1枚500万円でした。8層くらいあって、LSIって金かかるな〜と思ってました。0.5uとかはサブミクロンと呼ばれていたような。
返信削除500万ｘ８枚＝4000万円
削除0.5um時代のLSI開発費はそんなオーダーでしたね．
今じゃ、1000万円のマスクが100枚とかになって10億円みたいなオーダーじゃないですかね？ 7nmのASICなんかスマホみたいなビッグビジネスしか作れませんわ．
ガクブル、、、
0.5umかそこらで初ASIC体験できたわたしは幸福な時代を生きました．
>シミュレーション漏れ
返信削除私も昔、ＡＳＩＣやったことがあります。
・と言っても、たかだか「１６ピンの、デジタルＩＣ」ですが。シフトレジスタ＋ちょっとしたロジック回路で、そこそこ数が出るものだったのと、専有面積の問題で、
「ゲートアレイ化」となりました。
使ったのは、ＮＥＣのＣＭＯＳ－４シリーズでした。今見たら、1.8μルールですね。
元の回路（標準ロジックの組み合わせ）があったので、そんなに「シミュレーション」みたいな感じではありませんでしたが、
確か「検証用の、タイムチャート」を、作って（Ａ４で、１０ページくらい？シフトレジスタが絡んでいたので、結構丁寧に作っていた記憶がある。）、代理店に渡して、シミュレータでの検証結果とか貰っていましたね。
※一応ＡＳＩＣ作るに当たり、いろいろ勉強しました。
昔はテスト方法にもいろいろありましたが、「スキャンパス法」（要するに、内部レジスタを全部「連結」させて「巨大なシフトレジスタ」にして、任意のタイミングで内部データを作れるようにしたもの。）が結局、ＪＴＡＧという名前で生き残ってますね。
（他にも、もっとあったはずだが、無くなっちゃったみたいです。）
>0.5umかそこらで初ASIC体験できたわたしは幸福な時代を生きました
確かに、この頃はまだ、今に比べて「牧歌的」で、よかったかもしれません・・・
おはよーございます
削除＞専有面積の問題で「ゲートアレイ化」
昔はありましたね、そういう事情って．
ハイブリッドICも小型にしたいからみたいな．
価格メリットはあるよなないよな微妙なところだったみたいですが．
スキャン懐かしす．テストベクタから解放されてよかったです．
>ピン立て
返信削除嶋正利が４００４を開発してた時の話だったと思うのですが、初回ロットのテストの時に、上から３層目に配線間違いがあって、テストがうまくいかなくて、
「３層目の、ココとココの配線が間違ってるから、削って直せ！」
（実際は確か、顕微鏡をのぞいていた嶋氏が、急に「何かを始めた」だったはず。
当時、嶋氏は、回路から配線レイアウトから何から「すべて」頭の中に入っていたと言う。）
と指示を出して、それを直したら「本当にうまくいった」という逸話があります。
※というか、当時はまだ「ＩＣを、物理的に修復できる」レベルだったというのが驚きでした。
うげー内層っすか、ノミもドリルも使えないのによく掘ったなぁ．さすがは嶋さん．ぱねぇ
削除